A Proven Foundation Scaling Forward

As the foundation of this collaboration, DEEPX worked with Rambus and Samsung Foundry on the DX-M1 AI processor, fabricated using Samsung Foundry’s 5nm technology and integrating silicon-proven LPDDR5 controller IP from Rambus. DX-M1 has been deployed across a range of edge applications, including robotics, edge servers, AI-enabled IT services, smart cameras, and factory automation. Looking to the next generation of edge AI, DEEPX is developing the DX-M2 processor for ultra-low-power generative AI inference on edge devices using Samsung Foundry’s 2nm process technology. Samsung Foundry’s GAA-based 2nm platform is designed to deliver further improvements in power efficiency and performance scaling as edge AI workloads grow in complexity.

Through the Samsung Advanced Foundry Ecosystem (SAFE^TM) IP Alliance, Rambus works closely with Samsung Foundry to optimize its memory controller IP for advanced Samsung process technologies, enabling DEEPX to integrate proven IP more efficiently, lower design risk, and accelerate time to production for next-generation designs.

A Unified Solution for Edge AI

The collaboration between DEEPX, Rambus, and Samsung Foundry brings together three core pillars of edge inferencing:

• AI Inference Technology: DEEPX contributes its ultra-efficient AI inference processors, designed to deliver high performance with minimal power consumption—ideal for endpoint devices such as AI PC, AI of Things, automotive, edge server, robotics, and industrial sensors.
• High Performance Memory:  Rambus enhances memory performance with its LPDDR5/5X memory controller IP, which supports data rates up to 9.6 Gbps and features advanced bank management, command queuing, and look-ahead logic to maximize throughput and minimize latency.
• Advanced Process Technology:  Samsung Foundry provides the silicon platform and ecosystem enablement that support DEEPX’s edge AI development, helping reduce integration complexity and improve design predictability through advanced logic processes and the SAFE^TM Alliance. Samsung Foundry’s 2nm GAA – process technology represents a key next step for DEEPX’s DX-M2 processor, supporting further gains in power efficiency and performance scaling.

Together, these technologies empower edge devices to run complex AI workloads locally, with low power and performance efficiency, setting the stage for the next generation of edge inferencing.

Optimized Memory for AI Inference

The Rambus LPDDR5/5X memory controller IP is purpose-built for applications requiring high memory throughput at low power. It supports features such as:

• Queue-based user interface with reordering scheduler
• Look-ahead activate, precharge, and auto-precharge logic
• Support for burst lengths BL16 and BL32
• Parity protection and in-line ECC
• Compatibility with LPDDR5T, LPDDR5, and LPDDR5X devices
• Interoperability with Samsung LPDDR5/5X PHY

These capabilities are essential for AI inference, where memory bandwidth and latency directly impact model responsiveness and accuracy.

The Value of Samsung Foundry’s “One-Stop-Shop” Model

Samsung Foundry brings together advanced logic process technology and a tightly aligned SAFE^TM IP ecosystem through a vertically integrated technology stack that simplifies complex programs. By coordinating cutting-edge logic processes -, IP readiness, and manufacturing considerations earlier in the design cycle, Samsung Foundry helps reduce multi-vendor friction, improves integration efficiency, and accelerates time-to-market.

For edge AI applications such as DEEPX’s DX-M roadmap, Samsung Foundry’s scalable process portfolio – from FinFET to leading-edge 2nm GAA – supports aggressive power-performance targets while maintaining manufacturability. Through collaboration with the SAFE^TM ecosystem, memory controller IP from partners like Rambus can be efficiently integrated, helping reduce risk and accelerate time to silicon.

This ecosystem-driven model allows customers to focus on AI architecture and application differentiation, while relying on a stable and scalable silicon platform to support current and future edge AI designs.

Empowering the AI Revolution at the Edge

This collaboration exemplifies the power of ecosystem synergy. By combining DEEPX’s AI compute innovation, Samsung Foundry’s manufacturing excellence and ecosystem enablement, and Rambus’ memory interface leadership the trio is enabling a new generation of edge devices that are smarter, faster, and more secure.

Whether it’s enabling real-time object detection in smart cameras, predictive maintenance in industrial systems, or intelligent navigation in autonomous drones, the joint solution is poised to transform how AI is deployed at the edge.

Looking Ahead: Pushing the Boundaries with LPDDR6

Looking ahead, DEEPX and Rambus are extending their collaboration to the next frontier: LPDDR6 & LPDDR6-PIM (Processing In Memory). As AI models grow in complexity and demand even greater memory bandwidth, LPDDR6 is poised to deliver speeds exceeding 9.6 Gbps, while reducing operational power by up to 30% compared to LPDDR5X.

DEEPX, with its roadmap for next-generation AI chips like the DX-M2, is aligning its architecture to take full advantage of LPDDR6’s capabilities.

This forward-looking collaboration underscores the trio’s commitment to redefining what’s possible in edge AI—delivering smarter, faster, and more efficient solutions that scale with the future of computing.

The High-Speed DDR5 Challenge

With every leap in data rate, the electrical environment inside client systems becomes increasingly noisy. This is true for the I2C/I3C sideband bus, which is critical for module configuration and management. As noise levels rise, so do the risks of communication errors, reliability issues, and implementation headaches.

Why Sideband Reliability Matters

The I2C/I3C bus is the backbone of out-of-band communication for DDR5 modules. At high speeds, even minor disruptions can lead to costly troubleshooting and delays in bringing new products to market. Ensuring robust, reliable sideband communication is essential for delivering the performance and reliability end-users demand.

Introducing the Rambus SPD Hub: Engineered for Reliability

Rambus, a trusted supplier to leading DRAM manufacturers, has developed an SPD Hub with advanced filtering specifically designed to address the challenges of noisy, high-speed DDR5 environments. Key features include:

• Advanced serial interface filtering for exceptional noise immunity
• Integrated temperature sensor for real-time monitoring and enhanced reliability
• Expanded non-volatile memory for custom applications and robust data management

The SPD Hub is part of a complete Rambus chipset for DDR5 CSODIMMs, CUDIMMs, and LPCAMM2 modules, including Client Clock Drivers and PMICs. This integrated approach simplifies purchasing, improves interoperability, and reduces total cost of ownership.

Ready to Overcome DDR5 Implementation Challenges?

If your team is facing increased noise, communication issues, or reliability concerns as you scale up DDR5 performance, you’re not alone. The Rambus SPD Hub is engineered to help you deliver the next generation of high-performance, reliable client computing solutions.

The US Department of War (DoW) selected BAE Systems to qualify a new generation of integrated circuits using 12nm technology, which will be radiation hardened and available to the space community to address future high-performance requirements.

“Our RH12 Storefront provides a turnkey solution for customers requiring radiation-hardened 12 nanometer integrated circuits,” said Joe Dziezynski, director of Space Systems at BAE Systems. “This approach uses commercial foundry technology for space missions, qualifying not only the library components but also the process for how each of those components are designed into customer integrated circuits. Customers now have a one-stop-shop for state-of-the-art microelectronics performance to complete their missions in the harsh space environment.”

For the RH12 Storefront program, Rambus supplies BAE Systems with solutions from our industry-leading Silicon IP portfolio including DDR4 memory and PCIe controllers. The move to 12nm technology has a pronounced positive impact on the power and performance of space-based systems, and Rambus is proud to support this mission-critical endeavor. BAE Systems offers RH12 integrated circuit development and production services to the industry for use in defense, space, intelligence, research and commercial space missions.

View the BAE Systems press release for more details.

今後も、Rambus製品がCXL仕様の最新機能と利点を提供することを、コンプライアンスプロセスを通じて実証しながら、進捗状況を随時お知らせしてまいります。

___________________________________________

品質と性能への揺るぎないこだわりに支えられ、Rambusのエンジニア、検証の専門家、アーキテクトのチームは、CXL®コンプライアンステストイベントに参加し、当社のCXLコントローラーIPの完璧な性能と市場投入準備を確保してきました。
このたび、当社のCXL 2.0コントローラーIPがCXL 1.1において準拠を取得し、Integrators Listに追加されたことをご報告いたします。 Integrators List.

CXLコンプライアンスプログラム

CXLコンプライアンスプログラムは、CXL仕様で定義された最終製品の機能性および相互運用性をテストする機会を、加盟企業に提供します。

このプログラムは、「Pre-FYI（For Your Information）」、「FYIフェーズ」、「一般テスト」という明確なフェーズに構成されており、CXL準拠ワークショップは、当社のCXLコントローラーIPを評価・検証するための包括的な枠組みを提供してくれました。
当社は、チームの経験を活かしてCXLコントローラーIPをFPGAに実装し、エコシステム内の他のCXLハードウェアソリューションとの相互運用性およびプロトコル準拠を実現しています。

コンプライアンスに向けた4つのテスト

このワークショップでは、コンプライアンスを主張するために必要な4種類のテストの検証が行われ、当社のCXL IPが、相互運用性、プロトコルの遵守、電気的準拠など、さまざまなパラメータにおいてCXLの標準に適合していることを確認しました。

1. 相互運用性テストでは、イベントに参加している他の機器との接続を確立することが求められます。
2. CXL検証テスト（CXL CV）では、接続の確認、BIOSによる起動、OSによる認識、そしてCXLコンソーシアムが提供する「ゴールデン」ホスト上でCXL検証用ソフトウェアアプリケーションを実行することが含まれます。
3. エクササイザーテストでは、CXL固有のテストシーケンスを確立し、機能、レジスタ、およびデバイスの応答を検証します。
4. 電気的テストでは、PCIe®と同様に、8 GT/s、16 GT/s、32 GT/sの速度におけるCXL準拠の検証が可能です。

これらのテストを完了した後、RambusのCXL IPは16 GT/sの速度で準拠を取得しました。

CXLコンプライアンステストイベントへの参加による利点

CXL準拠テストイベントへの参加は、CXL製品の品質、性能、互換性の向上など、数多くの利点をもたらしました。
これらのワークショップで得られた知見により、CXLエコシステム内の他のCXLデバイスやホストとの相互運用性の結果を改善することができました。

当社のCXLコントローラーIPが準拠を達成したことは、以下のようなお客様にとっての主要な利点を強調しています：

• • クロス・コンパチビリティ：お客様がASIC設計にCXLコントローラーを導入する際、当社のソリューションはFPGAからASICへのスムーズな移行を可能にします。
    同一のコードベースを使用することで、一貫性が保たれ、ASIC実装前にFPGA環境でのテストと検証が容易になります。
  • 検証の迅速化： FPGA対応のIPをプロトタイプに活用することで、ASICのお客様は検証および立ち上げフェーズを加速できます。
• 包括的なサポート： 当社は、プロトタイピングから最終的なASIC実装に至るまで、開発の全工程において専門知識とガイダンスを提供し、お客様を支援します。

Rambusでは、最先端のIPを提供するだけでなく、高速インターコネクトの急速に進化する分野で成功するために必要なツールとサポートをお客様に提供することを重視しています。

今後のCXLコンプライアンスに関する最新情報にもぜひご注目ください。
FPGAによる実装の取り組みにより、当社のCXL 2.0コントローラーIPはCXL 1.1に完全準拠しており、現在、CXL 2.0の一般テストフェーズの正式開始を待っている状態です。

詳細については、RambusのCXLコントローラーIPページをご覧いただくか Rambus CXL Controller IP 、こちらからお問い合わせください here

2000年の登場以来、GDDRはグラフィックスカード向けの主要なメモリ技術として進化を続けてきました。
GDDR2から始まり、最新のGDDR7に至るまで、複数の世代を経て、高度な映像処理や計算処理に対応するための速度と効率を飛躍的に向上させてきました。

それでは、以下のブログでGDDRについて知っておくべきすべてを詳しく見ていきましょう。

コンテンツ一覧： 

• GDDRとは？
• DDRとGDDR、どちらが速いのか？
• GDDR7はいつ発売されたのか？
• GDDR7の主な機能
• GDDR6とGDDR7の違いは？
• GDDR6XとGDDR7の違いは？
• GDDR7とHBM3の違いは？
• GDDR7 and LPDDR5の違いは？
• GDDR7はどのようにしてAI推論性能を飛躍的に向上させるのか？
• まとめ

GDDRとは？

GDDRは「Graphics Double Data Rate（グラフィックスダブルデータレート）」の略です。これは、グラフィックス処理ユニット（GPU）専用に設計された特殊な種類のメモリであり、現代のグラフィック描画や計算処理に必要な大量のデータ転送に対応するため、高い帯域幅を提供するように作られています。

一般的なシステムタスクやCPUに使用される標準的なDDR（ダブルデータレート）メモリとは異なり、GDDRはゲーム、3Dレンダリング、AI処理などの並列処理と高速なデータスループットが求められる用途に最適化されています。

現在、GDDRは最先端のメモリソリューションへと進化しており、最新のGDDR7仕様では、1ピンあたり最大48Gbpsの速度と、1デバイスあたり192GB/sの帯域幅を実現しています。

GDDRはゲーム用途を超えて、AIアクセラレータや高帯域幅を必要とするGPU向けのソリューションとしても活用されており、AI推論などの負荷の高い処理に対応しています。

最新世代のGPUやAIシステムは、これらの高度なアプリケーションの性能要件を満たすために、GDDR7を活用しています。

DDRとGDDR、どちらが速いのか？

GDDRメモリは、帯域幅とデータ転送速度の面でDDRメモリよりも高速です。GDDRはグラフィックスカードやGPU向けに特化して設計されており、高解像度のテクスチャや複雑な3Dモデルなど、大量のグラフィックスデータを処理するために高い帯域幅を優先しています。

一方、DDRメモリはCPUによって管理される一般的なコンピューティングタスク向けに最適化されており、帯域幅よりも低レイテンシ（遅延の少なさ）を重視しています。

たとえば、最新のGDDR7メモリは、1ピンあたり最大48Gbpsの速度と、メモリサブシステム全体で最大1.5テラバイト/秒の帯域幅を実現できます。一方、DDR5（主流のDDR規格で最も高速なもの）は、通常1ピンあたり4.8〜8.4Gbpsのデータレートで動作します。

このため、GDDRはGPU向けのワークロードにおいて圧倒的に高速ですが、DDRはCPUやマルチタスク環境において、レイテンシ（遅延）や電力効率の面で優位性があります。

GDDR7はいつ発売されたのか？ 

JEDECは、2024年3月にGDDR7の規格を公開し、メモリメーカー各社は2025年に量産体制へと移行しました。

GDDR7の主な特徴 

• 超高速：
  GDDR7は初期の段階で、1ピンあたり最大32Gbpsのデータレートに対応しており、将来的には48Gbpsまで拡張されるロードマップが示されています。これは、最大21Gbpsの速度にとどまる前世代のGDDR6Xと比べて、実効速度が2倍以上となります。
• 卓越した帯域幅：

GDDR7の各デバイスは、32Gbpsの速度で128GB/sの帯域幅を提供でき、48Gbpsの場合は192GB/sに達します。これにより、AI推論や次世代グラフィックスなど、データ集約型のワークロードに必要なスループットが確保されます。

• 高度な信号方式（PAM3）：
  GDDR7では、3レベルのパルス振幅変調（PAM3）方式が導入されており、従来世代で使用されていたNRZ（PAM2）と比べて、1クロックサイクルあたり50%多くのデータを送信できます。この革新により、クロック速度を上げることなくより高いデータレートを実現でき、効率が向上するとともに、信号の整合性に関する課題も軽減されます。
• 低電圧と高効率：
  GDDR7は1.2Vで動作し、1.35Vで動作するGDDR6Xよりも電力効率が高くなっています。これにより、より高い性能を維持しながら、システム全体の消費電力を抑えることが可能になります。
• 信頼性とRAS機能の強化：
  GDDR7は、オンダイECC（誤り訂正符号）のリアルタイムレポート、データ破損検出、エラーチェックとスクラブ、コマンドアドレスのパリティおよびコマンドブロッキングなど、高度なデータ整合性機能を備えています。これらの機能により、信頼性（Reliability）、可用性（Availability）、保守性（Serviceability）—いわゆるRAS—が向上し、ミッションクリティカルなAIやグラフィックス用途において重要な役割を果たします。
• チャネル並列性の向上：
  GDDR7では、GDDR6の2つの16ビットチャネルから、4つの10ビットチャネル（8ビットのデータ＋2ビットのエラーレポート）へと構成が変更されており、より高い並列性と効率的なデータ処理が可能になっています。
• JEDECによる標準化：
  GDDR7はJEDECによって承認されたオープン規格であり、業界全体での広範なサポートと相互運用性が保証されています。

これらの機能により、GDDR7は最先端のメモリソリューションとなり、最新のAI、ゲーム、グラフィックス向けワークロードに必要な高帯域幅、効率性、信頼性を提供します。

ジャンプ先： GDDR Solutions »

GDDR6とGDDR7の違いとは？ 

GDDR7は、GDDR6からの大幅なアップグレードを示しており、より高い性能、改善された効率性、そして先進的な機能を提供します。最も顕著な違いはその速度であり、GDDR7は1ピンあたり最大48Gbpsのデータレートを実現し、GDDR6の最大24Gbpsと比較して2倍の帯域幅を提供します。これにより、AI推論、ゲーム、高解像度レンダリングなどの負荷の高いアプリケーションにおいて、より高速なデータアクセスと処理が可能になります。

さらに、GDDR7はPAM3信号方式を採用しており、GDDR6のNRZ（PAM2）エンコーディングと比べて、1クロックサイクルあたり50%多くのデータを送信できます。また、GDDR7はより低い電圧（1.1〜1.2V）で動作し、GDDR6の1.35Vと比べて1ビットあたりの電力効率が向上しています。

加えて、GDDR7は1チップあたり4つの8ビットチャネル（GDDR6は2つの16ビットチャネル）を備えており、並列性が向上し、リアルタイム処理におけるレイテンシの低減にも貢献します。

GDDR6XとGDDR7の違いは何ですか？

こちらは GDDR6X の特徴と仕様についてのまとめです。GDDR7との違いを理解するための基礎として役立ちます。

GDDR6xとは？

GDDR6Xは、高性能なグラフィックスメモリ規格であり、要求の厳しいGPUアプリケーション向けに、GDDR6よりも高速なデータ転送速度とより大きなメモリ帯域幅を提供するよう設計されています。

GDDR6Xの主な革新点は、PAM4（4レベルのパルス振幅変調）信号方式の採用です。これにより、従来のNRZ（Non-Return to Zero）方式を使用するGDDR6と比べて、1クロックサイクルあたり2ビットのデータを送信できるようになりました。

この技術により、GDDR6Xは1ピンあたり最大21Gbpsのデータレートを達成し、256ビットバス構成では最大768GB/sのメモリ帯域幅を実現することが可能となっています。

GDDR7とGDDR6Xはどちらも高性能なグラフィックスメモリ規格ですが、いくつかの重要な技術的側面で違いがあります：

• データレート：GDDR7は、将来的に1ピンあたり最大48Gbpsという非常に高い速度を提供します。これは、GDDR6Xの最大21Gbps/ピンと比較して、はるかに高速です。
• 信号技術：GDDR7はPAM3（3レベルのパルス振幅変調）を使用しており、GDDR6XはPAM4（4レベル）に依存しています。
• デバイスあたりの帯域幅：GDDR7は32Gbpsの速度で動作する場合、1デバイスあたり192GB/sの帯域幅を提供できます。一方、GDDR6Xは21Gbpsで動作し、1デバイスあたり84GB/sの帯域幅にとどまります。
• 電圧と効率：GDDR7は1.2Vという低電圧で動作し、1.35Vで動作するGDDR6Xと比較して、より優れた電力効率を実現しています。
• 標準化：GDDR7はJEDECによって承認されたオープン規格であり、業界全体での広範なサポートと相互運用性が保証されています。一方、GDDR6XはMicronとNVIDIAによって開発された独自技術です。

GDDR7とHBM3の違いは？

GDDR7とHBM3は、GPUやAIアクセラレータ向けに設計された先進的なメモリ技術ですが、それぞれ異なる目的に特化しており、異なるシナリオで優れた性能を発揮します。

GDDR7は、Graphics Double Data Rateメモリの最新世代であり、ゲームやエッジAIなどの高速かつコスト効率の高い用途に最適化されています。一方、HBM3は、データセンターやHPC（High-Performance Computing）、AI学習など、効率性とスケーラビリティが重要な超高帯域幅のワークロード向けに特化しています。

ユースケースの違い：

• GDDR7は、ゲーミングPCやエッジデバイスなどのコンシューマ向けGPU向けに設計されており、コスト効率と高速性能が重視される用途に最適化されています。
• HBM3は、主にデータセンターやHPC（High-Performance Computing）環境におけるフラッグシップGPU向けに使用されており、主流のアプリケーションをはるかに超える帯域幅が求められる場面で活用されます。

GDDR7は、ゲームやエッジAIアプリケーションにおいて、高速なパフォーマンスを低コストで提供する点で優れています。一方、HBM3は、AIの学習やHPC（High-Performance Computing）など、極端な帯域幅と効率が求められるシナリオで優位性を発揮します。これらのメモリタイプの選択は、アプリケーションの具体的な要件に依存しており、パフォーマンスとコストのバランスを取ることが重要です。

ジャンプ先： HBM Solutions »

GDDR7 and LPDDR5の違いは？

GDDR7とLPDDR5は、どちらも先進的なメモリ技術ですが、設計された用途が大きく異なり、技術的な特性にも明確な違いがあります。

GDDR7は最新世代のグラフィックスメモリであり、主にGPUに使用され、HPC（High-Performance Computing）、AI推論、ゲームなどの用途に適しています。非常に高い帯域幅とデータ転送速度を実現するよう設計されており、リアルタイムのグラフィックスレンダリングやAIモデルの推論など、大量のデータを迅速に処理する必要があるアプリケーションに理想的です。

GDDR7は、先進的なPAM3信号方式を採用することで、初期段階でピンあたり最大32Gbps（将来的には48Gbpsまでのロードマップあり）のデータレートをサポートし、チップ単位で128〜192GB/sという高い帯域幅を提供します。そのインターフェースとアーキテクチャは、速度とスループットに最適化されており、電力効率は中程度です。

一方、LPDDR5は「Low Power DDR5」の略で、エネルギー効率とコンパクトさに最適化されており、モバイル機器、ノートパソコン、その他のバッテリー駆動システムに最適なメモリです。LPDDR5は通常、ピンあたり6.4〜8.5Gbpsのデータレートをサポートしており、動的電圧スケーリングや複数の低消費電力モードなどの機能によって、消費電力の最小化に重点を置いています。

LPDDR5は非常に効率的で、モバイルや組み込み用途に対して十分な帯域幅を提供しますが、GDDR7のような生の速度やスループットには及びません。

GDDR7は、最大限の帯域幅と低レイテンシが重要となるAI推論やハイエンドゲームなどのシナリオで優れた性能を発揮しますが、消費電力が高く、コンパクトでバッテリー駆動のデバイスにはあまり適していません。

一方、LPDDR5は省電力性と省スペース性に最適化されており、モバイルやポータブル用途に理想的ですが、GDDR7のような高い帯域幅を提供することはできません。

ジャンプ先： LPDDR Solutions »

GDDR7はどのようにしてAI推論性能を飛躍的に向上させるのか？

GDDR7メモリは、帯域幅、効率性、信号技術における画期的な進歩を通じて、AI推論ワークロードに対して革新的な改善をもたらします。

その仕組みは以下の通りです：

1.  データ集約型モデル向けの比類なき帯域幅

• 速度：GDDR7は1ピンあたり32〜48Gbpsで動作し、GDDR6Xの21Gbpsの限界を倍増させています。48Gbpsの場合、各GDDR7デバイスは192GB/sの帯域幅を提供し、AIアクセラレータが数兆パラメータのモデル（例：LLM）をデータのボトルネックなしに処理できるようになります。
• スケーラビリティ：500GB/sの帯域幅が必要なシステムでは、GDDR7チップはわずか3個で済みます。これは、LPDDR5Xモジュール13個と比較して、エッジAI展開におけるレイテンシと複雑性を大幅に削減します。

1. サステナブルなAIのための電力効率

• 電圧：GDDR7は1.2Vで動作し（GDDR6Xは1.35V）、ビットあたりの消費電力を10%以上削減します。

• ダイナミック電圧スケーリング：ワークロードの需要に応じて電圧を調整することで、連続的な推論タスクを実行する電力制約のあるエッジデバイスにとって重要な機能です。

1. 低レイテンシを実現する高度な信号処理技術

• PAM3エンコーディング：GDDR6のNRZ方式と比べて、1サイクルあたり50%多くのデータを送信可能であり、高いクロック周波数を必要とせずにスループットを向上させます。これにより、自動運転などのリアルタイムアプリケーションにおける推論レイテンシが低減されます。

1. ミッションクリティカルな推論のための信頼性

• オンダイECC（誤り訂正機能）：リアルタイムでエラーを修正し、医療診断などの高精度が求められるアプリケーションにおいてデータの整合性を確保します。

• 標準化：JEDECによって承認された技術であるGDDR7は、AIハードウェアエコシステム全体において広範な互換性と最適化を保証します。

1. リアルワールドへのインパクト

• 生成AI：GDDR7の帯域幅はGPT-4のような大規模言語モデル（LLM）に対応し、テキストや画像の生成をより高速に実現します。

• 自律システム：低レイテンシにより、センサーからのデータを迅速に処理し、リアルタイムでの意思決定を可能にします。
• エッジサーバー：GDDR7ベースのコンパクトなシステムは、小売、医療、IoT分野において、データセンター並みの性能を提供します。

スピードパフォーマンスとインテリジェントな電力管理を融合することで、GDDR7はエッジAI推論の可能性を再定義しています。

続きはこちら：
GDDR7 Memory Supercharges AI Inference

まとめ

>

AI推論モデルがますます大規模かつ複雑になる中で、高帯域幅かつ低レイテンシを両立するメモリソリューションの必要性はかつてないほど高まっています。GDDR7はこの課題に応え、従来のメモリ技術を大きく凌駕する性能を提供します。

GDDR7は、1ピンあたり32Gbpsから始まり、将来的には48Gbpsまでのデータレートを実現するロードマップを持ち、1デバイスあたり最大192GB/sの帯域幅を提供します。これは従来のメモリの2倍以上であり、LPDDR5Xなどの代替技術を大きく上回ります。

PAM3信号方式の採用、信頼性向上機能、1.2Vでの電力効率の改善により、次世代GPUやAIアクセラレータの要求に最適な設計となっています。

他のメモリタイプと比較して、GDDR7はデータを大量に必要とするAI推論エンジンに効率的に供給できる点で際立っており、大規模言語モデルの高速処理、リアルタイム分析、高度なエッジアプリケーションを可能にします。

性能、スケーラビリティ、信頼性のバランスにより、設計者は現在および将来のAIワークロードの要件を妥協なく満たすことができます。業界が進化する中で、GDDR7はAI、ゲームなどの分野における革新を支える高性能コンピューティングの中核技術となるでしょう。

Ethernetがテラビット級の速度へとスケールする中で、堅牢で低遅延、かつ省電力なセキュリティソリューションの必要性がますます重要になっています。従来のアクセラレーションベースのセキュリティアーキテクチャでは、こうした性能要求に対応しきれず、Ethernetポートに統合され、マルチポートかつマルチレート環境においてフルラインレートで動作可能なMACsec/IPsecソリューションが強く求められています。

Rambus MACsec-IP-364（+363）エンジンのご紹介

RambusのMulti-Channel Engine MACsec-IP-364（+363）は、次世代Ethernetの要求に応えるために特別に設計された製品です。1.6Tおよび3.2TのEthernetポートに対して、フルラインレートでのMACsecおよびオプションのIPsecサポートを提供し、高速データ通信のセキュリティを確保するための、非常にスケーラブルかつ柔軟に構成可能なソリューションです。

主な機能

• フルラインレートのスループット：3nm技術で1.6T、3/2nm技術で3.2Tをサポートし、5nm技術では低消費電力の800G動作が可能
• セグメント化されたデータバスアーキテクチャ：1クロックサイクルあたり複数のパケット処理を可能にし、画期的なスループットを実現
• 柔軟な統合性：チャネルベースおよびポートベースのデータパスをサポートし、バッファリング、フロー制御、IEEE 1588タイムスタンプ機能のオプションも提供
• 高速暗号化：FIPS対応の暗号エンジンにより、AES-ECB、AES-CTR、AES-GCM/GMAC変換をサポート
• MACsecおよびIPsec対応：IEEE 802.1AE-2018に完全準拠し、IPsec ESPのトランスポート／トンネルモードもオプションで対応

多用途に対応した設計

MACsec-IP-364（+363）エンジンは、以下のような幅広い用途に最適です：

• 光学PHY
• スイッチ／ルーター ASICs
• NPUs および スマートNIC
• 5G SoCs
• ネットワーク接続機能を備えたAIインフラ

マルチチャネル・アーキテクチャは最大64ポートに対応しており、分類および変換リソースをプール化することで、マルチポート設計の最適化を実現します。補完的なMACsec-IP-363分類エンジンは、自律的なMACsec処理を可能にするほか、外部分類エンジンと組み合わせることで、カスタマイズにも対応できます。

シームレスなインテグレーションとサポート

Rambusは、以下を含む包括的な統合パッケージを提供しています：

• シリコンIPおよびドライバー開発キット
• ハードウェアおよびプログラミングマニュアル
• IP-XACT レジスタ記述
• UVM検証用テストベンチおよびテストベクター
• セットアップ、シミュレーション、合成用スクリプト

これにより、評価から導入までのプロセスがスムーズに進み、RambusのMACsec専門チームによる世界クラスのサポートが提供されます。

未来のデータセンターを守るために

Ethernetがテラビット級の速度へと進化を続ける中、セキュリティもそれに歩調を合わせて進化する必要があります。RambusのMACsec-IP-364（+363）エンジンは、次世代のデータセンターインフラを保護するために必要な性能、柔軟性、そしてスケーラビリティを提供し、レイテンシー、消費電力、スループットを犠牲にすることなくセキュリティを実現します。

詳細はこちらをご覧ください here.

ウェビナーのご案内： “Network Security at Terabit-per-second Rates with MACsec, IPsec and UEC“ on September 17, 2025 at 9:00am PT.

私たちの視点では、ハードウェアRoot of Trustは暗号機能のための鍵を保持しており、通常はセキュアブートプロセスの一部として、ソフトウェアの信頼の連鎖（CoT: Chain of Trust）の基盤を提供します。

コンテンツ一覧：

• ハードウェアRoot of Trustとは？
• シリコンベースのRoot of Trustの種類とは？
• プログラマブルなハードウェア Root of Trust の利点とは？
• プログラマブルなハードウェア Root of Trust が備えるべき機能とは？</a
• Rambusの Root of Trust とは？
• Rambus Root of Trust はどのようにセキュリティ設計されているか？
• 最新のRambus Root of Trust IP には、どのような新機能がありますか？
• 耐量子暗号とは？
• 様々なアプリケーション向けに構成されたRambusのRoot of Trust </a
• Root of Trust IP を選ぶ際に注意すべき点は何ですか？

ハードウェア Root of Trustとは？

ハードウェア Root of Trust は、コンピュータシステムのすべての安全な操作の基盤となるものです。これは暗号機能に使用される鍵を保持し、安全なブートプロセスを可能にします。根本的に信頼される存在であるため、設計段階から安全性が確保されていなければなりません。

Root of Trust の最も安全な実装方法はハードウェアであり、これによりマルウェア攻撃に対して耐性を持ちます。そのため、単体のセキュリティモジュールとして、またはプロセッサやシステム・オン・チップ（SoC）内のセキュリティモジュールとして実装することができます。

シリコンベースのハードウェア Root of Trustの種類とは？

シリコンベースのハードウェア Root of Trust は、固定機能型とプログラマブル型の2つに分類されます。

基本的に、固定機能型のルート・オブ・トラストはファームウェアによって制御されます。これらは通常コンパクトで、データ暗号化、証明書の検証、鍵管理など、特定の機能を実行するように設計されています。このようなコンパクトでファームウェア制御の Root of Trust は、特にIoTデバイスに適しています。

一方、ハードウェアベースのプログラマブル Root of Trust は、CPUを中心に構築されています。ファームウェア制御型のすべての機能を実行できるだけでなく、より複雑なセキュリティ機能も実行可能です。プログラマブル Root of Trust は柔軟性があり、アップグレード可能で、進化する攻撃手法に対応するために新しい暗号アルゴリズムやセキュアアプリケーションを実行することができます。

ラムバスのシリコンベースのハードウェアRoot of Trustは、固定機能型、プログラム型それぞれに中国向けに対応し、ARMに代わってラムバスが提供するCryptoCellもあり、複数のRoot of Trustで様々なアプリケーションに対応しています。

プログラマブルなハードウェア Root of Trust の利点とは？

サイバーセキュリティの脅威の状況は、常に変化し急速に進化しています。実際、攻撃者はさまざまなアプリケーションやデバイスに存在する重大な脆弱性を突く新たな手法を絶えず見つけ出しています。幸いなことに、プログラム可能なハードウェアベースの Root of Trust は、脅威の増加に対応するために継続的に更新することが可能です。

プログラム可能なハードウェアベースの信頼の基点は、以下を含む多くのセキュリティ脅威から保護するための重要な要素です：

• ホストプロセッサの侵害
• 不揮発性メモリ（NVM）からの鍵抽出
• NVM書き込みに対するティアリング（破壊）やその他の攻撃
• 不揮発性メモリやフューズの破損
• テストおよびデバッグインターフェースへの攻撃
• 単純電力解析（SPA: Simple Power Analysis）、差分電力解析（DPA: Differential Power Analysis）などのサイドチャネル攻撃、及び、フォールトインジェクション攻撃（FIA）
• 製造・パーソナライズ施設の侵害（内部者による攻撃）
• 中間者攻撃およびリプレイ攻撃
• 外部バスのプロービング

プログラマブルなハードウェア Root of Trust が備えるべき機能とは？

プログラム可能なハードウェアの Root of Trust は、目的に応じて構築されるべきであり、堅牢なセキュリティレベルを提供するようにゼロから設計される必要があります。Root of Trust は攻撃者にとって論理的な標的となるため、侵害されないよう可能な限り安全に保護されるべきです。備えるべき機能には以下が含まれます：

• • Siloed Execution（サイロ化された実行）：

    機密性の高いセキュリティ機能は、汎用プロセッサとは物理的に分離された専用のセキュリティ領域内でのみ実行されるようにします。このアプローチにより、メインのCPUはアーキテクチャの複雑性とパフォーマンスに最適化される一方で、セキュリティ機能は物理的に分離された Root of Trust 内で安全に隔離されます。

  • 包括的な改ざん防止およびサイドチャネル耐性：

    複数のフォールトインジェクション攻撃やサイドチャネル攻撃からの保護を提供します。

  • レイヤード・セキュリティ：

    単一障害点（Single Point of Failure）を回避するために、複数の堅牢な防御層を提供します。暗号化ハードウェアモジュールやその他の機密性の高いセキュリティリソースへのアクセスはハードウェアによって制御され、重要な鍵はハードウェア内に厳重に保管されており、ソフトウェアなどからは直接アクセスできないようになっています。ソフトウェアによるセキュリティは、ハードウェアベースの Root of Trust の上に重ねることができ、柔軟性とセキュリティの両方をさらに強化します。

  • 複数の Root of Trust インスタンス：

    リソース、鍵、セキュリティ資産の分離を確保します。実際の運用においては、チップベンダー、OEM、サービスプロバイダーなどの各エンティティが、それぞれ独自の「仮想」セキュリティコアにアクセスし、他のエンティティを「信頼」することなく安全な処理を実行できることを意味します。これにより、各エンティティは固有のルート鍵および派生鍵を保持し、OTP（ワンタイムプログラマブルメモリ）、デバッグ、制御ビットなど、指定された機能やリソースにのみアクセスできます。

Rambusの Root of Trust とは？

Rambusは、豊富な機能を備えたミリタリーグレードのコプロセッサから、非常にコンパクトなファームウェア制御型まで、堅牢な Root of Trust ソリューションを提供しています。Root of Trust データセンターからIoTデバイスに至るまで幅広い用途に対応できるソリューションを取り揃えており、Rambusはほぼすべてのアプリケーションに対応するRoot of Trust ソリューションを提供しています。

RambusのParvez Shaik氏は、「Ask the Experts（専門家に聞く）」のエピソードで、サプライチェーンの脆弱性への対応の重要性、ハードウェアベースのRoot of Trustの利点、そして第3世代 CryptoManager Root of Trust 製品の新機能について解説しています。Ask the Experts.

ジャンプ先： Root of Trust solutions »

Rambus Root of Trust はどのようにセキュリティ設計されているか？

RambusのCryptoManager RT-6xx Root of Trust ファミリーは、最新世代の完全にプログラム可能なFIPS 140-3準拠のハードウェアセキュリティコアであり、データセンターやその他の用途向けにセキュリティを提供します。CryptoManager RT-6xxファミリーは、最先端のサイドチャネル攻撃対策や改ざん防止技術、その他のセキュリティ技術を通じて、広範なハードウェアおよびソフトウェア攻撃から保護します。

CryptoManager RT-6xxシリーズ Root of Trust ブロック図

上記の図は、Rambus RT-600シリーズ Root of Trustの基本的なアーキテクチャを示しています。

CryptoManager RT-6xx Root of Trustは、半導体に統合可能な分離型ハードウェアセキュリティIPコアであり、以下の機能を提供します：

認証されたユーザーアプリケーションの安全な実行

改ざん検出と保護

鍵やセキュリティ資産の安全な保管と取り扱い

サイドチャネル攻撃への耐性（オプション）

このRoot of Trustは、業界標準のインターフェースやシステムアーキテクチャと容易に統合でき、標準的なハードウェア暗号コアを含んでいます。暗号モジュール、鍵、メモリ領域、I/O、その他のリソースへのアクセスはハードウェアによって制御されます。

鍵の導出や保管などの重要な処理はすべてハードウェアで実行され、ソフトウェアからのアクセスは一切許可されません。Root of Trustは、チップ上およびシステム内での安全な処理のために特別に設計されたカスタム32ビットプロセッサをベースにしています。

Root of Trustは、ARM、RISC-V、x86など、すべての一般的なホストプロセッサアーキテクチャをサポートしています。マルチスレッド対応のセキュアプロセッサは、顧客が開発した署名済みコードを、モノリシックなスーパーバイザーとして、または権限やセキュリティ関連メタデータを含むロード可能なセキュリティアプリケーションとして実行します。

このプロセッサは、Rambusが提供する標準的なセキュリティ機能を実装することも、顧客固有のセキュリティアプリケーション（鍵やデータのプロビジョニング、セキュリティプロトコル、生体認証アプリケーション、セキュアブート、セキュアなファームウェア更新など）を完全に実装することも可能です。

耐量子暗号とは？

CryptoManager RT-6xx Root of Trustシリーズは、耐量子暗号機能を備えた、プログラム可能なハードウェアベースのセキュリティコアという新しいカテゴリの最前線に位置しています。

十分に強力な量子コンピュータが登場すると、従来の非対称暗号方式（鍵交換やデジタル署名など）は容易に破られてしまいます。これに対抗するためには、耐量子暗号と呼ばれる新しい暗号アルゴリズムが必要です。

最新世代のRambus Root of Trust IPは、NISTおよびCNSA（Commercial National Security Algorithm Suite）に準拠した量子耐性アルゴリズムを用いて、ハードウェアとデータを保護する最先端のプログラム可能なセキュリティソリューションを提供します。

Quantum Safe Engine は、以下のアルゴリズムに対応しています：

• CRYSTALS-Kyber（鍵交換用）
• CRYSTALS-Dilithium（デジタル署名用）
• XMSS（eXtended Merkle Signature Scheme）
• LMS（Leighton-Micali Signatures）

耐量子暗号についてさらに詳しく知る：
– Post-quantum Cryptography (PQC): New Algorithms for a New Era 
– Rambus Expands Quantum Safe Solutions with Quantum Safe Engine IP

様々なアプリケーション向けに構成されたRambusのRoot of Trust

RambusのRoot of Trustソリューションは、ほぼすべてのアプリケーションにおける特定のセキュリティ要件や認証基準に対応するように設計されています：

• RT-1xxシリーズのRoot of Trustソリューションは、IoTデバイスのような電力やスペースに制約のあるアプリケーション向けに設計されています。専用のセキュアメモリを備えたファームウェア制御型アーキテクチャを特徴とし、RT-1xxハードウェアRoot of Trustコアは、以下を含む多様な暗号アクセラレータを提供します：
• AES（Advanced Encryption Standard）
• SHA-2（Secure Hash Algorithm 2）
• RSA（Rivest–Shamir–Adleman）
• ECC（Elliptic Curve Cryptography）

また、中国市場向けには、以下の暗号アクセラレータを含むバージョンも用意されています：

• SM2
• SM3
• SM4

• CryptoManager RT-6xxは、完全にプログラム可能でFIPS 140-3準拠のハードウェアセキュリティコアであり、データセンタークラウド、AI/ML、そして汎用半導体アプリケーション向けにセキュリティ設計を基盤とした保護を提供します。このコアは、最先端の改ざん防止技術とセキュリティ手法を通じて、広範なハードウェアおよびソフトウェア攻撃から保護します。
• CryptoManager RT-7xxは、車載市場向けに特化されたRoot of Trustソリューションであり、ISO 26262およびISO 21434に準拠したハードウェアセキュリティを提供します。
  このシリーズは、車車間通信および車両とインフラ間の通信（V2X）、先進運転支援システム（ADAS）、およびインフォテインメント用途をサポートしています。
• CryptoCell Root of Trustソリューションは、プログラム可能でFIPS 140-3認証取得可能なハードウェアセキュリティモジュールです。これらは、Arm TrustZoneベースのSoCやFPGAに統合されることを前提に設計されており、電力やスペースに制約のある環境での使用に適しています。

詳しくはRambusのRoot of Trust IPソリューション一覧を見る： See all Rambus Root of Trust IP Solutions »

Root of Trust IP を選ぶ際に注意すべき点は何ですか？

Root of Trust 製品の設計は、アーキテクチャや機能において大きく異なります。Root of Trustソリューションを選定する際には、自社のセキュリティニーズに最適な保護レベルを確保するために、適切な質問をすることが重要です。

検討すべき質問には、以下のようなものがあります：

• そのチップの最終的な用途は何ですか？
• 誰から、または何から保護する必要がありますか？
• デバイスが侵害された場合のリスクはどの程度ですか？
• どのような認証が必要ですか？

Root of Trust 製品は、アプリケーションのセキュリティ脅威モデル、ユースケース、業界セグメント、製品寿命、コスト、地域性に合わせてカスタマイズすることが可能です。

選択可能なさまざまな基準の例としては、以下のようなものがあります：

• 使用される暗号アルゴリズム
• セキュリティ／改ざん防止メカニズム
• プロビジョニング方式（鍵やデータの初期設定方法）

次のステップは？

次のプロジェクトでRoot of Trustを選定する際にご不明な点がありましたら、こちらからお問い合わせください。here.

コンテンツ一覧:

• MIPIとは?
• MIPI プロトコル
• MIPIと他のインターフェース：SPI および LVDS
• MIPIと車載分野：変革をもたらすユースケース
• Rambusの提供する統合型・高性能MIPIソリューション
• 次のイノベーションを支える準備はできてますか？

MIPIとは?

MIPIアライアンス（Mobile Industry Processor Interface Alliance）の主な使命は、モバイルおよびモバイルに影響を受けたデバイスにおけるコンポーネント間の通信を標準化するためのインターフェース仕様を策定することです。

設立当時、モバイル業界は急速に進化していましたが、カメラ、ディスプレイ、プロセッサなどのコンポーネントを接続するための標準化されたインターフェースが存在していませんでした。各メーカーは独自のソリューションを使用することが多く、それにより以下のような問題が発生していました：

• 開発コストの増加
• 市場投入までの期間の長期化
• 互換性の問題
• スケーラビリティとイノベーションの制限

年月を経て、MIPIの適用範囲は大きく拡大しました。現在では、MIPIは幅広い物理層およびプロトコル層をカバーしており、スマートフォンからスマートカーに至るまで、高速・低消費電力・低レイテンシのデータ転送を可能にしています。

MIPIプロトコル

MIPIプロトコルの本質は、デバイス内部のコンポーネント間でデータがどのように移動するかを定義することにあります。これには、ビットが電気的にどのように送信されるかを定義する物理層と、データを整理・管理するための高位のルールの両方が含まれます。

最も広く使用されているMIPIプロトコルには、以下のものがあります：

• CSI-2（Camera Serial Interface）：高速なイメージセンサーのデータを扱うインターフェースで、スマートフォンや車載カメラなど、現代のカメラ技術にとって不可欠な規格です。
• DSI-2（Display Serial Interface）：プロセッサからディスプレイへ映像データを送信するためのインターフェースです。
• D-PHY、C-PHY、A-PHY：これらは物理層の規格であり、対応する通信速度、ケーブル長、用途がそれぞれ異なります。

よくある混乱の一つが、MIPIとDSI-2の違いです。 実際、DSIはMIPIの枠組みの中にある特定のプロトコルであり、ディスプレイデータに特化しています。同様に、CSI-2はカメラデータに対応するMIPIのプロトコルです。 両者は同じ物理層を基盤として使用していますが、役割は異なります。CSI-2はセンサーからプロセッサへ画像データを送信するために使用され、DSI-2は処理された映像をディスプレイへ送信するために使用されます。

MIPIと他のインターフェースの比較：SPI および LVDS

MIPIの利点を理解するには、他のよく知られたプロトコルと比較するのが有効です。

SPI（Serial Peripheral Interface）は、センサーや低解像度ディスプレイなどの基本的な周辺機器を接続するために広く使用されているシンプルなプロトコルです。SPIは実装が容易でコスト効率も高い一方で、通信速度やスケーラビリティには限界があります。対照的に、MIPIインターフェース（CSI：Camera Serial Interface や DSI：Display Serial Interfaceなど）は、はるかに高速なデータ転送をサポートし、低消費電力に最適化されており、ノイズ耐性に優れた差動信号方式を採用しています。これにより、MIPIは大量のデータを迅速かつ効率的に転送する必要がある高解像度カメラやディスプレイに理想的な選択肢となっています。

LVDS（Low-Voltage Differential Signaling）は、かつてディスプレイやその他の高速周辺機器を接続するための標準規格でした。LVDSも差動信号方式を採用していますが、MIPIのような高度なプロトコル機能やスケーラビリティには欠けています。

MIPIはパケット化された高速データ転送を採用しており、仮想チャネルのサポートにより、より効率的で柔軟なシステム設計が可能です。特に、デバイスがますます複雑化する現代において、その利点が際立っています。

ターゲット市場：MIPIが真価を発揮する分野

MIPIの多様性は、そのターゲット市場の幅広さに表れています。

• モバイル＆タブレット：MIPI DSI-2は主要なディスプレイインターフェースであり、現在のスマートフォンやタブレットにおける鮮明な映像と高速なリフレッシュレートを実現しています。
• オートモーティブ：最新の自動車は、ADAS（先進運転支援システム）用カメラやドライバー監視システムから、高解像度のインフォテインメントやデジタルコックピットに至るまで、あらゆる面でMIPIに依存しています。特に長距離伝送を可能にするA-PHYの導入により、MIPIプロトコルは堅牢でスケーラブル、かつ低遅延であり、自動車環境の厳しい要件に理想的です。
• AR/VR： MIPIの高帯域幅と低消費電力により、没入感のあるAR/VR体験に必要な超高画素密度と高速フレームレートが可能になります。
• IoT & ウェアラブル： 低消費電力、小型フォームファクター、低EMI（電磁干渉）により、MIPIはバッテリー駆動のIoTデバイスやウェアラブル機器に適しており、効率性と信頼性が最も重要視される場面で理想的です。

MIPIと車載分野：変革をもたらすユースケース

現在、MIPIに関する最も注目すべき話題は、自動車分野での急速な採用です。最新の車両は高度なセンサープラットフォームへと進化しており、先進運転支援システム（ADAS）や自動運転機能は、カメラ、レーダー、LIDAR、超音波センサーからのデータ融合に依存しています。これらの各センサーは膨大な量のデータを生成し、それらを電子制御ユニット（ECU）へ迅速かつ確実、そして安全に送信し、リアルタイムで処理する必要があります。

MIPI CSI-2は、センサーデータ伝送のためのプロトコルとして主流となっています。その高いスループットと低遅延は、緊急ブレーキや車線維持といった、ミリ秒単位の反応が求められるアプリケーションに不可欠です。MIPIの柔軟な物理層—短距離接続向けのD-PHYおよびC-PHY、長距離接続向けのA-PHY—により、自動車メーカーは配線の複雑さと重量を削減するゾーン型アーキテクチャを設計でき、信頼性と効率性の両方を向上させることができます。

自動車用途においては、セキュリティと機能安全が最も重要です。最新のMIPI仕様、例えばCamera Service Extension（CSE）では、強力な認証、暗号化、エラー検出機能が追加されており、センサーデータがエッジからプロセッサまで信頼性を保ったまま伝送されることを保証します。これは乗員の安全確保だけでなく、車両をサイバー脅威から守るためにも極めて重要です。

Rambusのようなメーカーは、これらの高度なMIPI機能の実装において最前線に立っています。同社のMIPIコントローラーIPは最新のCSI-2バージョンに対応しており、センサーの集約、高度な圧縮、短距離および長距離の物理層とのシームレスな統合を可能にします。次世代のRambus製CSI-2コントローラーには、エンドツーエンドのセキュリティと機能安全を実現するCSEが組み込まれる予定であり、自動車メーカーが次世代車両の厳しい要件を満たすのを支援します。

Rambusの提供する統合型・高性能MIPIソリューション

インターフェースIPのリーダーであるRambusは、次世代アプリケーション向けに設計された包括的なMIPIソリューションのポートフォリオを提供しています：

MIPI CSI-2 コントローラ

• CSI-2規格に完全準拠

• 32ビット、64ビット、そして現在は128ビットが利用可能
• 送信と受信バージョン
• 1〜8レーン、9.0Gbps以上のD-PHYデータレーンに対応
• 1〜4レーン、6.0Gsym/s以上のC-PHYレーン（トリオ）に対応
• すべてのデータタイプに対応
• 使いやすいピクセルベースのインターフェース
• オプションのビデオインターフェース
• MIPI PHYと完全に統合され、検証済みの状態で提供
• CSI-2テストベンチ付きで提供
• オプションでFPGAベースのシステム検証に対応
• オプションでASIL-B対応のデリバラブル

MIPI DSI-2 コントローラ

• DSI-2／DSI規格に完全準拠
• 32ビットまたは64ビットが利用可能
• ホスト（送信側）およびペリフェラル（受信側）バージョン
• 1〜4レーン、9.0Gbps以上のD-PHYデータレーンに対応
• 1〜4レーン、6.0Gsym/s以上のC-PHYレーン（トリオ）に対応
• すべてのデータタイプに対応
• 使いやすいネイティブインターフェース
• オプションのビデオインターフェース
• MIPI PHYと完全に統合され、検証済みの状態で提供
• DSI-2テストベンチ付きで提供
• オプションでFPGAベースのシステム検証に対応
• オプションでASIL-B対応のデリバラブル

Advanced Video Compression: VESA DSC とVDC-M

ディスプレイ解像度が向上し、帯域幅の要求が増加する中で、高画質を維持しつつ効率的な圧縮技術が不可欠となっています。Rambusは、VESAの高度な圧縮技術の実装において業界をリードしています：

• VESA DSC (Display Stream Compression): DSCは、視覚的にロスレスな圧縮を実現し、標準的な24 bpp（ビット/ピクセル）の画像をわずか8 bppにまで圧縮する、約3:1の優れた圧縮率を提供します。HDRコンテンツ（30 bpp）に対しては、さらに優れた3.75:1の圧縮率を達成します。
• VESA VDC-M (Video Display Compression – Mobile): VDC-Mは、より高度なエンコーディング技術を用いることで、最大5:1の圧縮率を達成します。30 bpp（ビット/ピクセル）の非圧縮画像を、わずか6 bppにまで圧縮しながら、多くの場面で視覚的にロスレスな品質を維持します。さらに、自動車のインストルメントクラスターディスプレイなど特定の用途では、6:1の圧縮率に達することも可能です。

これらの圧縮技術は、帯域幅に制約のあるアプリケーションにとって画期的な存在であり、視覚品質を損なうことなく、より高い解像度、より高速なリフレッシュレート、そして消費電力の削減を可能にします。Rambusによるこれらの圧縮コーデックの実装は、業界最高水準のパフォーマンスを提供します。これらのIPは、RambusのMIPI DSI-2コントローラおよび選択可能なC/D-PHYと容易に統合でき、完全かつ最適化されたディスプレイソリューションを構築します。

次のイノベーションを支える準備はできていますか？

高解像度、豊かな映像表現、そしてよりスマートな接続性への需要が高まる中、MIPI規格とRambusの業界をリードするソリューションは、次世代のデバイスや車両の実現に向けた道を切り開いています。次の革新的なスマートフォン、没入型のARヘッドセット、あるいはより安全でスマートな車を開発する際にも、Rambusはお客様の成功に必要なMIPI IPを提供します。

Rambusがあなたの設計をどのように加速できるかをご覧ください。詳しくは www.rambus.com/interface-ip をご覧いただき、ぜひ当社の専門家にご相談ください

Etchedは、2022年にハーバード大学を中退したGavin Uberti氏、Chris Zhu氏、Robert Wachen氏によって設立され、AI業界を変革するという大胆なビジョンを掲げています。

そのビジョンとは、AI推論を加速するために特化したチップを開発することです。

ビジョンの誕生

学校のプロジェクトとして始まった取り組みは、瞬く間にAIコンピューティングを革新するという使命へと進化しました。
「面白いものを作ること」への情熱と、「大規模なオペレーティングモデル」への興味を共有する中で、彼らは人生を一変させるアイデアに偶然たどり着きました。

3人は、AIの未来が生成AIモデルの実行に特化したチップにあることを確信しました。既存のソリューションと比べて高い性能を発揮できるからです。
トランスフォーマー(Transformer)がAIの主流になるという強い信念に突き動かされ、彼らはハーバード大学を中退し、スタートアップに全力を注ぐという大胆な決断を下しました。

彼らのビジョンは明確でした。トランスフォーマーモデルの実行において、汎用GPUを凌駕するチップを開発し、AI業界に革命を起こすこと。

創業初期の試練

多くのスタートアップと同様に、Etchedも創業の旅路において数々の課題に直面しました。
中でも特に深刻だった問題には、以下のようなものがありました：

1. 適切なチームづくり：
   彼らのビジョンを共有し、アイデアを形にできる優秀なエンジニアやAIの専門家を集めることは、極めて重要な課題でした。
2. 製品定義：
   トランスフォーマーモデル専用のチップを設計するには、複雑な技術的課題を克服し、既存技術の限界を押し広げる必要がありました。
3. 市場の検証：
   自分たちの信念に対して、潜在的な顧客やパートナーの理解と支持を得ることは、事業を継続するうえで不可欠でした。
4. リソース管理：
   限られたリソースの中で、迅速な開発と革新を追求することは、常に大きな課題でした。

Rambusとの協業：共創によるパートナーシップの始まり

Etchedがこれらの課題に取り組む中で、彼らは高性能チップおよびシリコンIPソリューションのリーダーである Rambus という貴重なパートナーを見つけました。
Rambusが持つメモリおよびインターフェース技術の専門知識は、Etchedが目指すSoC（System-on-Chip）設計の野心的な目標を達成するうえで、極めて重要な役割を果たしました。

Rambusのシリコン実績のある高性能メモリコントローラーIPコアにより、EtchedはAI/MLアプリケーション向けにチップを最適化するために必要なIPを手にすることができたのです。

技術的ハードルの克服 

Etchedが直面した主要な課題のひとつは、SoC設計において電力（Power）、性能（Performance）、面積（Area）のバランスを取りながら、メモリのボトルネック問題を解決することでした。

この課題に対し、RambusはEtchedにHBMメモリコントローラーと、PHYとの統合サービスを提供しました。これにより、完全なメモリ・サブシステムの実現が可能となりました。

この統合ソリューションは、実装の複雑さを大幅に軽減し、Etchedがコアとなる技術革新に集中できる環境を整えることに貢献しました。

目標の達成と限界への挑戦

Rambusの支援により、Etchedは以下の成果を達成することができました：

1. 性能の向上：
   Rambusが提供する高帯域幅・低レイテンシのメモリソリューションにより、Etchedは複雑なトランスフォーマーモデルを実行するために必要な性能目標を達成することができました。
2. 消費電力の最適化：
   Rambusの効率的なインターフェースIPを活用することで、Etchedは従来のGPUよりも少ない電力で、卓越した性能を発揮するチップ設計を実現することができました。
3. チップ面積の最小化：
   Etchedは、Rambusのコンパクトかつ高性能なインターフェース設計の専門知識を活用することで、機能性を損なうことなくチップのフットプリント（面積）を最適化することができました。
4. 市場投入までの時間短縮：
   Rambusのシリコン実績のあるIPと包括的な技術支援により、Etchedは開発期間とリスクを大幅に削減することができました。その結果、革新的なチップをより迅速に市場へ投入することが可能となったのです。

明るい未来に向かって

Etchedの物語は、イノベーションと粘り強さの力を証明するものです。
Rambusによる最先端のIPソリューションの継続的な支援を受けながら、EtchedはAIチップ市場の既存プレイヤーに挑戦し、人工知能コンピューティングの未来を再定義する可能性を秘めています。

彼らの初のチップ「Sohu」は、現在市場で主流となっているGPUと比較して、10倍の性能向上を実現することが期待されています。

AIが進化を続け、世界中の産業を変革していく中で、Etchedのような革新的なスタートアップと、Rambusのような確立された技術リーダーとの協業は、次なる技術革新の波を牽引するうえで極めて重要です。

Etchedの成功物語は、他の創業初期のスタートアップにとっても大きなインスピレーションとなります。
正しいビジョン、信頼できるパートナー、そして確かな技術があれば、大胆なアイデアを現実のものとし、急速に変化するAIの世界で革新的なソリューションを提供し、持続的なインパクトを生み出すことが可能であることを示しています。

Chat GPTやGoogle Bardといった、生成AIを実現するテクノロジーについて考えたことはありますか？DDR5、高帯域幅メモリ（HBM）、GDDR、PCI Expressといった半導体テクノロジーは、生成AIの学習と導入において極めて重要です。

生成AIがエッジ、そしてクライアントシステムやスマートエンドポイントへと普及するにつれ、セキュリティは新たな必須要件となります。AIデータと資産を保護するには、ハードウェアに根ざしたセキュリティが不可欠です。

詳細については、下記のRambusのInfographic「The Powerful Technologies that Enable Systems like ChatGPT to Thrive」をご覧ください。